为什么10nm良品率低

Part1：背景和问题 众所周知，工艺迭代是半导体产业的必由之路。及至10nm这个关卡，问题就暴露了出来：良品率低。 其实，这个问题在整个工艺迭代过程中都是普遍存在的，却在10nm陷入了僵局。良品率（yield）是指工艺流程中得到符合规格的完好芯片的比例。良品率高，代表着生产成本低，单位面积的电路片系统集成度高，性能也更稳定。 Part2：原因分析 良品率低的原因，目前行业普遍认为是两方面的全面升级。一方面是新工艺的特殊性；另一方面是以往经历过的工艺提前完成和多层的技术难度。这两大层面构成了良品率降低的关键因素。 【新工艺特殊性】 一方面，从14nm到10nm转换，是从FinFET到新一代SOI（Silicon On Insulator）的工艺，工艺成本一度高达59亿美元，对比14nm的37亿美元，新工艺的特殊性就显而易见：更为复杂、精细。 新工艺对器件的性能、功耗、散热、物理特性等方面的要求也更严苛。尤其是52nm的新一代Masks Edit应用，产生了复杂的布图等问题。这些问题极大地影响了良品率。 【工艺提前完成和多层的技术难度】 另一方面，14nm的工艺就曾面临类似的问题。雅虎科技曾报道，Intel 14nm晶圆的良率刚开始很低，做到最佳状态至少需要300次大修。 其它厂商如台积电也曾面临类似困境，但台积电多年的半导体生产让它能够在14nm时代做得更好，因此在10nm时代，也适用于类似的适应性机制。 同时，在经历了14nm工艺、FinFET工艺和SOI工艺一路艰难升级后，工艺流程难度巨大，工艺中涉及到的层数也更多，如封装层数、原子层数（钨、铜、铝的组合层数）等有不同的材料组合等，技术多层性质也是造成了当前这一问题的主要原因。 Part3：挑战和机遇 面对当前这一问题，厂商们正在努力寻找解决办法。在研发方面，更为细致瑕疵的预防和控制往往是重点，这意味着涉及芯片晶圆的每一个环节，从切割、清洗、倾斜到电解等工艺，都需要投入更多的精力。 另一方面，在技术升级的背景下，良品率低的问题也是行业面临的挑战之一。市场需求决定了良品率的越高，芯片价格就会越低，市场竞争力也就越大。因此，良品率问题的解决就是行业的机遇之一。 此外，10nm一定程度上还能让大家快速地推动半导体产业向前发展，这也是行业需要攻克生产效率和成本问题的原因。正因为这些挑战和机遇，厂商们才能在良率低的问题面前积极寻求解决之法。 【结语】 当密集集成度和如此强劲的处理能力如今已经成为我们生活中所普遍期望的硬件属性时，半导体产业的生产标准和行业标准将放大24/7不间断的要求。如此困难的生产流程，存活下来的半导体厂商也只有那几个。但是，自贸区、高港定制化政策、产业政策创新等多管齐下，让厂商们不断优化产业链、降低制造成本，却在10nm面前又陷入了一次良率困境。这也提醒我们，科技的进步和包容性可以让我们更快速的创造出更好的东西，但是，良率低的问题，让我们也应该意识到半导体产业的成长路未必是朝着微粒、越来越小的那一条路走。 本篇文章参考了：https://www.gizmochina.com/2018/05/19/the-truth-behind-the-low-yield-rates-of-the-worlds-first-10nm-fab-process/

标签： 为什么